Microsemi, дочерняя компания Microchip, выходит на новый рынок, представив последовательный контроллер памяти SMC 1000 8x25G. Это контроллер DDR4 DRAM, который подключается к хост-процессорам с помощью интерфейса Open Memory (OMI), основанного на OpenCAPI, высокоскоростного дифференциального последовательного канала, работающего со скоростью 25 Гбит / с на линию. Цель состоит в том, чтобы позволить серверам масштабироваться до гораздо большей емкости памяти, подключая DRAM через последовательные каналы с гораздо меньшим количеством выводов, чем традиционные параллельные интерфейсы DDR.
OpenCAPI является одним из нескольких конкурирующих стандартов высокоскоростных межсоединений, которые стремятся выйти за пределы производительности и набора функций PCI Express. Первые два стандарта CAPI были построены на основе PCIe 3.0 и 4.0 и предлагали протокол с меньшим временем ожидания, согласованный с кэшем. Версия 3 получила префикс Open-3, переместив контроль над спецификацией от IBM к новому консорциуму, а OpenCAPI 3.0 отказывается от своих основ PCIe в пользу нового соединения со скоростью 25 Гбит / с. Подмножество OpenCAPI 3.1 было названо Open Memory Interface и предоставляет независимый от носителя протокол, но с малой задержкой для доступа к памяти. Доступен открытый IP для реализации хоста или целевой стороны этого интерфейса, а также растущая экосистема коммерческих инструментов для проверки проекта.
Microchip SMC 1000 8x25G, что неудивительно, использует 8-канальное соединение интерфейса Open Memory с хостом, а на нисходящей стороне он имеет одноканальный контроллер DDR4-3200 с ECC и поддержкой четырех рядов памяти. SMC 1000 в основе – это SERDES с несколькими дополнительными функциями, позволяющими ЦПУ использовать 84-контактное соединение вместо 288-контактного интерфейса DIMM, не жертвуя пропускной способностью и получая только дополнительные 4 нс задержки по сравнению с LRDIMM, подключенными к контроллер памяти на процессоре. Сам чип представляет собой корпус размером 17×17 мм с типичной потребляемой мощностью ниже 1,7 Вт, и он поддерживает динамическое переключение на четыре или две линии на линии OMI для экономии энергии, когда полные 25 ГБ / с не нужны.
В принципе, интерфейс DRAM SMC 1000 может разворачиваться к традиционным слотам DIMM, но предпочтительным способом использования микросхемы будет размещение контроллера и фиксированного количества DRAM вместе в модуле, называемом дифференциальным DIMM. Эти DDIMM будут использовать тот же разъем SFF-TA-1002, что и EDSFF / линейка SSD, и их длина будет 85 мм по сравнению с 133 мм LRDIMM. Форм-факторы DDIMM высотой 1U и 2U находятся в процессе стандартизации. Microchip уже имеет на борту Samsung, Micron и SMART Modular для производства модулей DDIMM с использованием контроллера SMC 1000 с начальной емкостью от 16 ГБ до 256 ГБ на модуль.
На стороне хоста первыми платформами, поддерживающими Open Memory Interface, будут процессоры POWER9 от IBM, и ожидается, что они объявят более подробную информацию позднее в этом месяце на своем саммите OpenPOWER. С точки зрения IBM, поддержка Open Memory Interface позволяет им включать больше каналов памяти в матрицу одинакового размера и обеспечивает совместимый с прямым переходом путь обновления до DDR5 и NVDIMM или других технологий памяти, поскольку детали этих интерфейсов теперь обрабатываются на DDIMM. на процессоре.
Микрочип продемонстрирует SMC 1000 8x25G на саммите по флэш-памяти на этой неделе, а утром в среду выступит с основным докладом.
