ΠΡ Π½Π΅ ΡΠ°ΡΡΠΎ ΠΎΡΠ²Π΅ΡΠ°Π΅ΠΌ ΡΡΠ½ΠΎΠΊ ΠΠΠΠ‘ Π·Π΄Π΅ΡΡ, Π² AnandTech, Π½ΠΎ Π·Π° ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΈΠ΅ ΠΏΠ°ΡΡ Π»Π΅Ρ ΠΌΡ ΡΠ²ΠΈΠ΄Π΅Π»ΠΈ, ΡΡΠΎ Π½Π°Π±ΠΎΡ ΡΡΠ½ΠΊΡΠΈΠΉ, ΠΊΠΎΡΠΎΡΡΠ΅ ΡΠ΅Π°Π»ΠΈΠ·ΡΡΡ ΠΠΠΠ‘, ΡΠ°ΡΡΠΈΡΡΠ΅ΡΡΡ Ρ Π½Π΅Π²Π΅ΡΠΎΡΡΠ½ΠΎΠΉ ΡΠΊΠΎΡΠΎΡΡΡΡ. Xilinx Π±ΡΠ» Π² Π°Π²Π°Π½Π³Π°ΡΠ΄Π΅ ΡΡΠΈΡ ΠΈΠ½Π½ΠΎΠ²Π°ΡΠΈΠΉ, ΠΏΡΠ΅Π΄Π»Π°Π³Π°Ρ ΡΠ°ΠΊΠΈΠ΅ ΠΏΡΠΎΠ΄ΡΠΊΡΡ, ΠΊΠ°ΠΊ Versal Π½Π° 7nm ΠΈ ΡΠ΅ΠΌΠ΅ΠΉΡΡΠ²ΠΎ Alveo. ΠΠ΄Π½ΠΎΠΉ ΠΈΠ· ΠΊΠ»ΡΡΠ΅Π²ΡΡ ΡΠΎΡΡΠ°Π²Π»ΡΡΡΠΈΡ Π±ΠΈΠ·Π½Π΅ΡΠ° Xilinx ΡΠ²Π»ΡΠ΅ΡΡΡ ΡΠΌΡΠ»ΡΡΠΈΡ ΠΈ ΡΠΈΠΌΡΠ»ΡΡΠΈΡ, Π΄Π»Ρ ΠΊΠΎΡΠΎΡΠΎΠΉ ΡΡΠ΅Π±ΡΡΡΡΡ Π±ΠΎΠ»ΡΡΠΈΠ΅ ΠΠΠΠ‘ Π΄Π»Ρ ΡΠ°Π·ΠΌΠ΅ΡΠ΅Π½ΠΈΡ Π±ΠΎΠ»ΡΡΠΈΡ ΠΊΠΎΠ½ΡΡΡΡΠΊΡΠΈΠΉ – ΠΈ ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΡ Π½Π΅Π΄Π°Π²Π½ΠΎ ΡΠ½ΡΠ»Π° ΠΊΡΡΡΠΊΡ Ρ ΡΠ²ΠΎΠ΅Π³ΠΎ ΠΏΠΎΡΠ»Π΅Π΄Π½Π΅Π³ΠΎ ΡΠΎΠ·Π΄Π°Π½ΠΈΡ, Virtex Ultrascale + VU19P. ΠΡΠ° Π½ΠΎΠ²Π°Ρ ΠΠΠΠ‘, ΠΊΠΎΠ³Π΄Π° ΠΎΠ½Π° Π²ΡΠΉΠ΄Π΅Ρ Π½Π° ΡΡΠ½ΠΎΠΊ, Π±ΡΠ΄Π΅Ρ Π½Π°Π·ΡΠ²Π°ΡΡΡΡ ΡΠ°ΠΌΠΎΠΉ Π±ΠΎΠ»ΡΡΠΎΠΉ Π² ΠΌΠΈΡΠ΅ ΠΠΠΠ‘.
ΠΠΎΠ»ΡΡΠΈΠ΅ ΠΠΠΠ‘ – ΡΡΠΎ Π±ΠΎΠ»ΡΡΠΎΠΉ Π±ΠΈΠ·Π½Π΅Ρ
FPGA, ΠΈΠ»ΠΈ Field Programmable Gate Array, ΠΏΡΠ΅Π΄ΡΡΠ°Π²Π»ΡΠ΅Ρ ΡΠΎΠ±ΠΎΠΉ Π°ΠΏΠΏΠ°ΡΠ°ΡΠ½ΠΎΠ΅ ΠΎΠ±Π΅ΡΠΏΠ΅ΡΠ΅Π½ΠΈΠ΅, ΠΊΠΎΡΠΎΡΠΎΠ΅ ΠΏΠΎΠΌΠΎΠ³Π°Π΅Ρ ΡΠ°Π·ΡΠ°Π±ΠΎΡΡΠΈΠΊΠ°ΠΌ ΡΡ Π΅ΠΌ Π²ΡΠΏΠΎΠ»Π½ΡΡΡ ΡΠ²ΠΎΡ ΡΠ°Π±ΠΎΡΡ. ΠΠΠΠ‘ Π½Π°ΡΡΠΎΠ»ΡΠΊΠΎ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΡΠ΅ΠΌΠ°, ΡΡΠΎ ΠΏΠΎΠ»ΡΠ·ΠΎΠ²Π°ΡΠ΅Π»Ρ ΠΌΠΎΠΆΠ΅Ρ ΡΠΏΡΠΎΠ΅ΠΊΡΠΈΡΠΎΠ²Π°ΡΡ ΠΈΠ½ΡΠ΅Π³ΡΠ°Π»ΡΠ½ΡΡ ΡΡ Π΅ΠΌΡ Π½Π° ΠΠΠΠ‘ Π΄ΠΎ ΡΠΎΠ³ΠΎ, ΠΊΠ°ΠΊ ΠΏΡΠΎΠ΅ΠΊΡ Π²ΡΠΉΠ΄Π΅Ρ Π½Π° ΡΡΠ½ΠΎΠΊ, ΠΈ ΠΈΠ½ΠΆΠ΅Π½Π΅Ρ ΡΠΌΠΎΠΆΠ΅Ρ ΡΠ²ΠΈΠ΄Π΅ΡΡ, ΡΠ°Π±ΠΎΡΠ°Π΅Ρ Π»ΠΈ ΠΏΡΠΎΠ΅ΠΊΡ, ΠΈ ΠΏΠΎΠ»ΡΡΠΈΡΡ ΠΏΡΠΈΠ±Π»ΠΈΠ·ΠΈΡΠ΅Π»ΡΠ½ΡΠ΅ ΠΎΡΠ΅Π½ΠΊΠΈ ΠΏΡΠΎΠΈΠ·Π²ΠΎΠ΄ΠΈΡΠ΅Π»ΡΠ½ΠΎΡΡΠΈ ΠΈ ΡΠΎΡΠ½ΠΎΡΡΠΈ. ΠΠ°ΠΏΡΠΈΠΌΠ΅Ρ, Π½Π° ΡΠ°ΠΌΠΎΠΉ Π±ΠΎΠ»ΡΡΠΎΠΉ Π½Π° ΡΠ΅Π³ΠΎΠ΄Π½ΡΡΠ½ΠΈΠΉ Π΄Π΅Π½Ρ FPGA, 22-Π½ΠΌ Virtex Ultrascale 440 ΠΎΡ Xilinx, ΠΈΠ½ΠΆΠ΅Π½Π΅Ρ ΠΌΠΎΠΆΠ΅Ρ ΠΌΠΎΠ΄Π΅Π»ΠΈΡΠΎΠ²Π°ΡΡ 10 ΠΎΠ΄Π½ΠΎΠ²ΡΠ΅ΠΌΠ΅Π½Π½ΡΡ ΡΠ΄Π΅Ρ Arm Cortex A9. Π‘ Π½ΠΎΠ²ΡΠΌ UltraScale + VU19P ΡΠΎΡ ΠΆΠ΅ ΠΈΠ½ΠΆΠ΅Π½Π΅Ρ ΠΌΠΎΠΆΠ΅Ρ ΡΠΌΠΎΠ΄Π΅Π»ΠΈΡΠΎΠ²Π°ΡΡ 16 ΠΎΠ΄ΠΈΠ½Π°ΠΊΠΎΠ²ΡΡ ΡΠ΄Π΅Ρ Π±Π»Π°Π³ΠΎΠ΄Π°ΡΡ ΡΠ²Π΅Π»ΠΈΡΠ΅Π½ΠΈΡ Π»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΈΡ ΡΠ»Π΅ΠΌΠ΅Π½ΡΠΎΠ² Π² 1,6 ΡΠ°Π·Π°. ΠΠΠΠ‘ ΡΠ°ΠΊΠΆΠ΅ ΡΠ»ΡΠΆΠ°Ρ ΠΎΡΠ½ΠΎΠ²ΠΎΠΉ Π΄Π»Ρ Π½ΠΎΠ²Π΅ΠΉΡΠΈΡ ΡΠ°Π·ΡΠ°Π±ΠΎΡΠΎΠΊ ΠΈ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΉ ΡΠΎ ΡΠΏΠ΅ΡΠΈΠ°Π»ΡΠ½ΠΎΠΉ Π»ΠΎΠ³ΠΈΠΊΠΎΠΉ Π²Π²ΠΎΠ΄Π°-Π²ΡΠ²ΠΎΠ΄Π°, ΠΊΠΎΡΠΎΡΠ°Ρ ΠΌΠΎΠΆΠ΅Ρ Π±ΡΡΡ Π²ΡΡΡΠΎΠ΅Π½Π° Π² ΡΠ΅ΠΊΡΡΠΈΠ΅ ΠΈ Π±ΡΠ΄ΡΡΠΈΠ΅ ΠΊΠΎΠΌΠΌΡΠ½ΠΈΠΊΠ°ΡΠΈΠΎΠ½Π½ΡΠ΅ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈ. ΠΠ΄Π΅Ρ FPGA Π΄Π΅Π»Π°Π΅Ρ Π΅Π³ΠΎ Π±ΠΎΠ»Π΅Π΅ ΠΊΠΎΠ½ΡΠΈΠ³ΡΡΠΈΡΡΠ΅ΠΌΡΠΌ, ΡΠ΅ΠΌ ΡΠ΅Π½ΡΡΠ°Π»ΡΠ½ΡΠΉ ΠΏΡΠΎΡΠ΅ΡΡΠΎΡ, Π½ΠΎ ΡΡΠ° ΠΊΠΎΠ½ΡΠΈΠ³ΡΡΠ°ΡΠΈΡ ΠΌΠΎΠΆΠ΅Ρ Π±ΡΡΡ Π·Π°ΡΠ΅ΠΌ ΠΏΠ΅ΡΠ΅Π½Π΅ΡΠ΅Π½Π° Π² ΠΏΠΎΡΡΡΡΠ°ΡΡΠΈΠΉ ΠΈ ΠΏΡΠ΅Π²ΡΠ°ΡΠ΅Π½Π° Π² ΠΎΠΏΡΠΈΠΌΠΈΠ·ΠΈΡΠΎΠ²Π°Π½Π½ΡΠΉ ΡΠΈΠΏ Π΄Π»Ρ Π»ΡΡΡΠ΅ΠΉ ΠΏΡΠΎΠΈΠ·Π²ΠΎΠ΄ΠΈΡΠ΅Π»ΡΠ½ΠΎΡΡΠΈ ΠΈ ΠΏΠ»ΠΎΡΠ½ΠΎΡΡΠΈ. Π ΠΊΠΎΠ½Π΅ΡΠ½ΠΎΠΌ ΡΡΠ΅ΡΠ΅, Π΄Π»Ρ ΡΠ°Π·ΡΠ°Π±ΠΎΡΠΊΠΈ ΠΏΡΠΎΡΠ΅ΡΡΠΎΡΠ° Π²Π°ΠΌ ΠΏΠΎΠ½Π°Π΄ΠΎΠ±ΠΈΡΡΡ ΠΠΠΠ‘.
Π ΡΠΎΠΎΠ±ΡΠ΅Π½ΠΈΠΈ Xilinx ΠΎΠ±ΡΡΡΠ½ΠΈΠ», ΡΡΠΎ Π·Π½Π°ΡΠΈΡΠ΅Π»ΡΠ½Π°Ρ ΡΠ°ΡΡΡ Π΅Π³ΠΎ Π±ΠΈΠ·Π½Π΅ΡΠ° ΠΎΠ±ΡΠ»ΡΠΆΠΈΠ²Π°Π΅Ρ ΡΡΠΎΡ ΡΡΠ½ΠΎΠΊ ΠΌΠΎΠ΄Π΅Π»ΠΈΡΠΎΠ²Π°Π½ΠΈΡ ΠΈ ΡΠΌΡΠ»ΡΡΠΈΠΈ, ΠΈΡΠΏΠΎΠ»ΡΠ·ΡΠ΅ΠΌΡΠΉ Π²ΡΠ΅ΠΌΠΈ ΠΏΡΠΎΠΈΠ·Π²ΠΎΠ΄ΠΈΡΠ΅Π»ΡΠΌΠΈ ΠΌΠΈΠΊΡΠΎΡΡ Π΅ΠΌ, ΠΈ ΡΡΡΠ΅ΠΌΠ»Π΅Π½ΠΈΠ΅ ΠΊ Π±ΠΎΠ»Π΅Π΅ ΠΊΡΡΠΏΠ½ΡΠΌ ΠΌΠΈΠΊΡΠΎΡΡ Π΅ΠΌΠ°ΠΌ Π΄Π°Π»ΠΎ ΠΈΠΌ ΡΡΠΈΠΌΡΠ» Π΄Π»Ρ ΡΠΎΠ·Π΄Π°Π½ΠΈΡ VU19P. ΠΠΎΡΡΡΠΎΠ΅Π½Π½ΡΠΉ ΠΏΠΎ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈ 16FF + ΠΎΡ TSMC Ρ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠ΅ΠΉ CoWoS, VU19P ΡΠ°ΠΊΡΠΈΡΠ΅ΡΠΊΠΈ ΡΠΎΡΡΠΎΠΈΡ ΠΈΠ· ΡΠ΅ΡΡΡΠ΅Ρ ΡΠ΅Π³ΠΌΠ΅Π½ΡΠΎΠ², ΠΊΠΎΡΠΎΡΡΠ΅ Π·Π°ΡΠ΅ΠΌ ΠΏΠΎΠΌΠ΅ΡΠ°ΡΡΡΡ Π½Π° ΠΌΠ°ΡΡΠΈΡΡ, ΠΎΠ΄Π½Π°ΠΊΠΎ ΠΌΠΈΠΊΡΠΎΡΡ Π΅ΠΌΠ° Π΄Π΅ΠΉΡΡΠ²ΡΠ΅Ρ ΠΊΠ°ΠΊ ΠΎΠ΄ΠΈΠ½ Π±ΠΎΠ»ΡΡΠΎΠΉ ΠΊΡΡΠΎΠΊ ΠΊΡΠ΅ΠΌΠ½ΠΈΡ, ΡΠΎΡΡΠ°Π²Π»ΡΡΡΠΈΠΉ 35 ΠΌΠΈΠ»Π»ΠΈΠ°ΡΠ΄ΠΎΠ² ΡΡΠ°Π½Π·ΠΈΡΡΠΎΡΠΎΠ². ΠΠ°ΡΡΠ΄Ρ Ρ Π»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΈΠΌΠΈ Π²Π΅Π½ΡΠΈΠ»ΡΠΌΠΈ 9 ΠΌ ΠΈΠΌΠ΅Π΅ΡΡΡ ΡΠ°ΠΊΠΆΠ΅ Π±ΠΎΠ»Π΅Π΅ 2000 ΡΠ΅Π³ΠΌΠ΅Π½ΡΠΎΠ² Π²Π²ΠΎΠ΄Π°-Π²ΡΠ²ΠΎΠ΄Π° Π΄Π»Ρ ΠΏΠΎΠ»ΠΎΡΡ ΠΏΡΠΎΠΏΡΡΠΊΠ°Π½ΠΈΡ ΡΡΠ°Π½ΡΠΈΠ²Π΅ΡΠ° 4,5 ΡΠ΅ΡΠ°Π±ΠΈΡ (80 ΠΏΠΎΠ»ΠΎΡ 28 ΠΠ) ΠΈ ΠΏΡΠΎΠΏΡΡΠΊΠ½ΠΎΠΉ ΡΠΏΠΎΡΠΎΠ±Π½ΠΎΡΡΠΈ ΠΏΠ°ΠΌΡΡΠΈ DDR4 1,5 ΡΠ΅ΡΠ°Π±ΠΈΡΠ°, ΡΡΠΎ, ΠΊΠ°ΠΊ Π·Π°ΡΠ²Π»ΡΠ΅Ρ ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΡ, ΠΏΠΎΠΌΠΎΠΆΠ΅Ρ ΠΊΠ»ΠΈΠ΅Π½ΡΠ°ΠΌ ΡΠΎΠ·Π΄Π°Π²Π°ΡΡ ΠΏΡΠΎΠ΅ΠΊΡΡ Ρ Π½Π΅ΡΠΊΠΎΠ»ΡΠΊΠΈΠΌΠΈ ΡΠΈΠΏΠ°ΠΌΠΈ VU19P Π² ΠΎΠ΄Π½ΠΎΠΌ ΡΠΈΡΡΠ΅ΠΌΠ° Ρ ΠΎΠ±ΡΠ΅ΠΉ ΡΠΎΠΏΠΎΠ»ΠΎΠ³ΠΈΠ΅ΠΉ ΠΏΠΎΠ΄ΠΊΠ»ΡΡΠ΅Π½ΠΈΡ.
Π Π²ΠΈΠ΄Π΅ ΠΊΠ°ΡΡΡ PCIe VU19P ΠΌΠΎΠΆΠ΅Ρ Π±ΡΡΡ ΠΏΠΎΡΡΡΠΎΠ΅Π½ ΠΊΠ°ΠΊ ΡΡΡΡΠΎΠΉΡΡΠ²ΠΎ PCIe 3.0 x16 ΠΈΠ»ΠΈ PCIe 4.0 x8, ΠΈΠ»ΠΈ ΠΊΠ°ΠΊ ΠΎΡΠ΄Π΅Π»ΡΠ½ΡΠΉ ΡΠΈΠΏ, ΠΎΠ½ ΠΌΠΎΠΆΠ΅Ρ ΠΈΡΠΏΠΎΠ»ΡΠ·ΠΎΠ²Π°ΡΡΡΡ Π² ΠΏΠ°ΠΊΠ΅ΡΠ΅ 65×65 Ρ ΡΠΎΠ΅Π΄ΠΈΠ½Π΅Π½ΠΈΠ΅ΠΌ BGA3825 Ρ Π²ΠΎΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΡΡ ΠΏΠΎΠ΄ΠΊΠ»ΡΡΠ΅Π½ΠΈΡ CCIX. ΠΡΡΠ³ΠΈΠ΅ Π°ΠΏΠΏΠ°ΡΠ°ΡΠ½ΡΠ΅ ΡΡΠ½ΠΊΡΠΈΠΈ Π²ΠΊΠ»ΡΡΠ°ΡΡ Π² ΡΠ΅Π±Ρ 8,2 ΠΌ CLB-ΡΡΠΈΠ³Π³Π΅ΡΠΎΠ², 4,1 ΠΌ CLB LUT, 90 ΠΠ UltraRAM, 40 ΡΠ°ΠΉΠ»ΠΎΠ² ΡΠΏΡΠ°Π²Π»Π΅Π½ΠΈΡ ΡΠ°ΠΊΡΠΎΠ²ΡΠΌΠΈ ΠΈΠΌΠΏΡΠ»ΡΡΠ°ΠΌΠΈ (CMT) ΠΈ 3840 ΡΡΠ΅Π·ΠΎΠ² DSP. ΠΠ΅ΠΊΠΎΡΠΎΡΡΠ΅ ΠΈΠ· ΡΡΠΈΡ ΡΠΈΡΡ Π½Π΅ΠΌΠ½ΠΎΠ³ΠΎ ΠΌΠ΅Π½ΡΡΠ΅, ΡΠ΅ΠΌ UltraScale + VU13P, ΠΊΠΎΡΠΎΡΡΠΉ ΠΈΠΌΠ΅Π΅Ρ Π»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΈΠ΅ ΡΠ»Π΅ΠΌΠ΅Π½ΡΡ Π΄Π»ΠΈΠ½ΠΎΠΉ Π²ΡΠ΅Π³ΠΎ 4 ΠΌ, Π½ΠΎ ΡΡΠΎ ΡΠ²ΡΠ·Π°Π½ΠΎ Ρ Π±Π°Π»Π°Π½ΡΠΈΡΠΎΠ²ΠΊΠΎΠΉ ΡΠ΅ΡΡΡΡΠΎΠ², ΠΊΠΎΡΠΎΡΡΠ΅, ΠΏΠΎ ΠΌΠ½Π΅Π½ΠΈΡ Xilinx, Π±ΡΠ΄ΡΡ Π±Π»Π°Π³ΠΎΠΏΡΠΈΡΡΡΡΠ²ΠΎΠ²Π°ΡΡ ΡΡΠ½ΠΊΡ ΡΠΈΠΌΡΠ»ΡΡΠΈΠΈ ΠΈ ΡΠΌΡΠ»ΡΡΠΈΠΈ.
ΠΠ°ΡΡΠ΄Ρ Ρ VU19P, ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΡ ΡΠ°ΠΊΠΆΠ΅ Π²Π½Π΅ΡΠ΅Ρ ΡΡΠΎΠ²Π΅ΡΡΠ΅Π½ΡΡΠ²ΠΎΠ²Π°Π½ΠΈΡ Π² ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠ½ΠΎΠ΅ ΠΎΠ±Π΅ΡΠΏΠ΅ΡΠ΅Π½ΠΈΠ΅ Vivado Design Suite, ΡΡΠΎΠ±Ρ ΠΏΠΎΠΌΠΎΡΡ Π² ΡΠΎΠ²ΠΌΠ΅ΡΡΠ½ΠΎΠΉ ΠΎΠΏΡΠΈΠΌΠΈΠ·Π°ΡΠΈΠΈ Π½ΠΎΠ²ΠΎΠ³ΠΎ ΡΠΈΠΏΠ°. Xilinx ΡΠΎΠ±ΠΈΡΠ°Π΅ΡΡΡ Π²ΡΠΏΡΡΡΠΈΡΡ VU19P Π½Π° ΡΡΠ½ΠΎΠΊ ΠΎΡΠ΅Π½ΡΡ 2020 Π³ΠΎΠ΄Π° (~ 3 ΠΊΠ²Π°ΡΡΠ°Π») ΠΈ Π±ΡΠ΄Π΅Ρ Π³ΠΎΡΠΎΠ² Π½Π°ΡΠ°ΡΡ ΠΎΡΠ±ΠΎΡ ΠΊΠ»ΡΡΠ΅Π²ΡΡ ΠΏΠ°ΡΡΠ½Π΅ΡΠΎΠ² Π² ΠΏΠ΅ΡΠ²ΠΎΠΉ ΠΏΠΎΠ»ΠΎΠ²ΠΈΠ½Π΅ 2020 Π³ΠΎΠ΄Π°.
Π― Π½Π°ΡΠ΅Π» ΡΠΈΠΏ. ΠΡΠΎ @XilinxIncΡΡΠΎ Π½ΠΎΠ²Π°Ρ Β«ΡΠ°ΠΌΠ°Ρ Π±ΠΎΠ»ΡΡΠ°Ρ FPGAΒ», Virtex Ultrascale + VU19P Ρ Π±ΠΎΠ»Π΅Π΅ ΡΠ΅ΠΌ 9 ΠΌΠΈΠ»Π»ΠΈΠΎΠ½Π°ΠΌΠΈ Π»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΈΡ ΡΠ»Π΅ΠΌΠ΅Π½ΡΠΎΠ², 35 ΠΌΠΈΠ»Π»ΠΈΠ°ΡΠ΄Π°ΠΌΠΈ ΡΡΠ°Π½Π·ΠΈΡΡΠΎΡΠΎΠ² ΠΈ 80 x 28G IO. ΠΠΎΡΡΡΠΎΠ΅Π½ Π½Π° TSMC 16FF + Π² ΡΡΠ΅ΡΡΠ΅ΠΌ ΠΊΠ²Π°ΡΡΠ°Π»Π΅ 2020 Π³ΠΎΠ΄Π°. pic.twitter.com/mn30mtenMY
– ΠΠΎΠΊΡΠΎΡ Π―Π½ ΠΡΡΡΠ΅ΡΡ (@IanCutress) 21 Π°Π²Π³ΡΡΡΠ° 2019 Π³.
Π‘Π²ΡΠ·Π°Π½Π½ΠΎΠ΅ Π§ΡΠ΅Π½ΠΈΠ΅: